安全岛塞进SoC，切分方式才是要命的地方

说个事。这两天翻华山A2000家族的资料，Lite、标准、Pro三档，7nm，CPU、GPU、NPU、MCU、ISP、CV全塞在一块硅片上。官方讲的是3L安全架构，高性能计算域、确定性安全域、独立安全域三层，做到ASIL-D。

我看的第一眼不是算力。

我这边刚上手ASIL-B，满打满算一天多，连门都还没摸着，说错的地方你们纠正。但有个直觉摆在那：原来外挂一颗MCU当安全冗余，现在把它集成进SoC，成本、集成度、供应链账面上都好看，可相关性失效这事儿就直接摆到台面上了。同一块硅片，高算力域那边满载跑模型，热、供电、时钟抖动，凭什么保证不传染给安全域。

官方说法是硬件级隔离加动态配置，能在极致安全和高效协同之间切。

听着没问题。我关心的是切多细。独立安全域的供电、时钟、复位到底是不是真独立，还是共用一路、再靠软件兜底。这个不问清楚，参数表上写ASIL-D也就是个词。

顺带吐槽一句命名，一会儿Lite、标准、Pro，一会儿N、L、U、X，同一家两套叫法，选型的时候容易看串。

建议就一条：别先看TOPS。先要独立域的隔离边界图，要不到的，自己在corner case清单里补一条暴晒后冷启动。我们这边这个路口跑了三百遍，栽的从来不是算力。