AI写芯片，先别急着看代码

AI能把一段后量子密码协议变成可部署的硅，设计周期和验证成本都会受影响。

这篇9月3日的部署硅案例，最值得看的是它把芯片设计里最枯燥的现场工程摆到了台面上。论文标题里的 AI-Assisted、Post-Quantum、Accelerator、Deployed Silicon 几个关键词，把重点指向从固件基线、产品化发布到标准线格式的可追踪流程。

论文提到，相关设计在部署固件基线 v88 上做了测试，vNN 表示 successive firmware builds，并通过两次 releases 最终落到 FIPS-203/204 wire formats。

这句话看着平淡，但懂硬件的人知道分量。FIPS-203/204 涉及接口、编码、认证边界。wire formats 一旦固定，芯片、固件、主机软件、测试设备都要对齐。这里难的是让每次改动都能被复现、被审计、被现场接受。

为什么密码学还要加速器？因为后量子算法，尤其格基方案，比查表复杂。密钥生成、封装、签名、验证都绕不开多项式乘法、模运算、采样和归约。云端跑起来可能只是体验上不明显，设备端就不一样了。机器人、基站、车规模块、工业网关，常常要在低功耗、小面积、有限内存里完成密钥轮换。加速器把热点计算卸载到硬件，让固件只负责流程、错误处理和协议兼容。

加速器只是芯片设计的一部分。一个PQC加速器要落地，至少有三层，算法映射、硬件微架构、软件接口。AI辅助能进哪层？我这几天用 GPT-5.6 和 Kimi K3 把论文拆字段，再用提示词和 Tokencompress 压缩上下文，感觉它最适合做重复性强的部分，生成测试台草稿、整理接口文档、比较不同实现路径、把固件变更和 wire format 约束列成检查清单。让它直接签核芯片，还早。

可以拿几种方案对比。

方案	设计入口	迭代速度	可审计性	更适合的阶段
手工RTL	架构师逐模块写	慢	强	安全核、认证关键模块
HLS/C到RTL	算法描述转硬件	中	中	数据通路原型
开源PQC加速器	参考设计集成	中	中到强	标准协议探索
AI辅助设计	规范、测试、文档共同生成	快	取决于证据链	版本迭代和回归

开源方案看起来省事，但 OpenTitan、RISC-V 这类参考设计要进产品，仍然得处理工艺库、时钟、复位、侧信道防护、现场升级。AI辅助不能替代工程判断。它能把版本差异、测试用例、覆盖率缺口、合规检查项变成可追踪对象。人仍然要判断风险，机器负责压缩重复劳动。

我前阵子做数据中心供应链看板，本来以为瓶颈是模型参数和GPU。后来把电力、建材、债券这些字段拆开，想法变了。芯片设计也一样。参数规模、算法先进性只是表面，最后卡住的是交付，测试台能不能复现，固件能不能回滚，线格式能不能互通，审计证据能不能归档。这篇论文给我最大的提示是，AI辅助芯片的竞争力体现在版本、测试和合规记录能不能连起来。

再往物理AI看，这件事更具体。人形机器人如果进入巡检、仓储、医疗，它要带上模型权重、身份密钥、更新签名、传感器可信链。后量子迁移不会因为机器人可爱就暂停。设备端一旦长期在线，今天不抗量子的密钥体系，明天就是合规债。加速器如果只是实验室跑通，没什么意义；能跟着固件版本一起发布，能接进 FIPS-203/204 这类标准线格式，才算进入真实世界。

当然，风险也很明显。安全芯片最怕错误被自动化放大。AI生成的RTL可能时序漂亮，却漏掉故障注入路径；生成的测试台可能覆盖率高，却没有覆盖侧信道；生成的文档可能通顺，却和现场配置不一致。未来可行的路线是让规范、代码、测试、证据、发布记录互相绑定，人审关键接口，机器审重复一致性。

这篇论文让我更确信一点，AI辅助设计芯片要看它能不能让硅片在版本、测试和合规里活下来。

AI辅助芯片设计最终要落到可审计的硅迭代上。

---

📌 本文编译自 Hacker News，原文：https://arxiv.org/abs/2609.04058

版权归原作者所有，本文为基于公开报道的编译与独立分析。